

Soluzione della prova scritta di Fondamenti di Elettronica

25 settembre 2019 parte digitale

- 1) Si tratta di una porta logica di tipo np-CMOS. Il primo blocco implementa la funzione $\overline{A+B}$. Il secondo blocco produce la funzione $F = \overline{\overline{C} + \overline{A+B}} = \overline{C} + A + B$.
- 2) Dato che iniziamo la fase di valutazione col nodo F già a zero, questa è legata alla carica della capacità C_L . Ora, C_L viene caricata dal parallelo dei due pMOSFET del pull-up della seconda porta. Il caso peggiore avviene quando solo uno dei due pMOSFET è acceso ed, in particolare, quando si accende solo quello pilotato dalla prima porta (sinistra), visto che l'altro è direttamente collegato all'ingresso C. Quindi il caso peggiore è quando $C=1$ e quando il pull-down della prima porta scarica lentamente l'ingresso del pMOSFET di sinistra. Questo accade quando un solo nMOSFET del pull-down è acceso. Quindi con $A=1$ e $B=0$, oppure con $A=0$ e $B=1$. Il tempo di valutazione peggiore è quindi:

$$t_{val} = \frac{2C_X}{\beta'_n (S_n/2) V_{DD}} F(V_T/V_{DD}) + \frac{2C_L}{\beta'_p (S_p/2) V_{DD}} F(V_T/V_{DD})$$

dove $C_X = S_p C_{m1}$ è la capacità di ingresso del transistore pMOSFET del pull-up del secondo stadio, e $C_{m1} = (C_{OX} L_{MIN}^2 + 2C_{GSO} L_{MIN}) = 3.41 \text{ fF}$.

Minimizzando t_{val} in funzione di S_p , otteniamo:

$$S_p = \sqrt{\frac{\beta'_n C_L}{\beta'_p C_{m1}}} = 9.88$$

- 3) Sfruttando la formula per il tempo di ritardo che abbiamo scritto sopra, otteniamo che $t_{val} = 0.81 \text{ ns}$ visto che la funzione $F(V_T/V_{dd}) = 1.87$, mentre $C_X = 33.7 \text{ fF}$.
- 4) Il tempo di pre-scarica del secondo stadio si calcola velocemente come:

$$t_{p2} = \frac{2C_L}{\beta'_n S_n V_{DD}} F(V_T/V_{DD}) = 1.2 \text{ ns}$$

mentre, per il primo stadio, otteniamo un tempo di pre-carica pari a:

$$t_{p1} = \frac{2C_X}{\beta'_p S_p V_{DD}} F(V_T/V_{DD}) = 34 \text{ ps}$$

- 5) Dalla tabella di verità della funzione F si nota che solo per $A=B=0$ e $C=1$ il secondo stadio lascia la capacità C_L nello stato di pre-scarica, per cui è più facile calcolare $P_{(F=0)} = P_{(A=0, B=0, C=1)} = 0.6 * 0.6 * 0.4 = 0.144$. Quindi si ottiene che $P_{(F=1)} = 1 - P_{(F=0)} = 0.856$. Inoltre, il primo stadio lascia la capacità C_X nello stato di pre-carica solo quando $A=0$ e $B=0$, quindi la probabilità che C_X venga scaricata è $(1 - P_{(A=0, B=0)}) = (1 - 0.6*0.6) = 0.64$. Per cui otteniamo che la potenza dinamica dissipata dal circuito vale:

$$P_d = C_L V_{DD}^2 f_{ck} P_{(F=1)} + C_X V_{DD}^2 f_{ck} (1 - P_{(A=0, B=0)}) = 241 \mu W$$